作者：南京中興通訊研究所（210002） 張 健 南京郵電學院(210003) 吳曉冰
來源：《電子技術應用》 LVDS技術原理和設計簡介
摘 要： 介紹了LVDS（低電壓差分信號）技術的原理和應用，並討論了在單板和係統設計中應用LVDS時的布線技巧。
關鍵詞： LVDS PCB設計 １ LVDS介紹
LVDS（Low Voltage Differential Signaling)是一種低擺幅的差分信號技術，它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。 幾十年來，5V供電的使用簡化了不同技術和廠商邏輯電路之間的接口。然而，隨著集成電路的發展和對更高數據速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內部的散熱，有助於提高集成度。減少供電電壓和邏輯電壓擺幅的一個極好例子是低壓差分信號（LVDS）。
LVDS物理接口使用1.2V偏置提供400mV擺幅的信號（使用差分信號的原因是噪聲以共模的方式在一對差分線上耦合出現，並在接收器中相減從而可消除噪聲）。LVDS驅動和接收器不依賴於特定的供電電壓，因此它很容易遷移到低壓供電的係統中去，而性能不變。作為比較，ECL和PECL技術依賴於供電電壓，ECL要求負的供電電壓，PECL參考正的供電電壓總線上電壓值（Vcc)而定。而ＧLVDS是一種發展中的標準尚未確定的新技術，使用500mV的供電電壓可提供250mV 的信號擺幅。不同低壓邏輯信號的差分電壓擺幅示於圖１。
LVDS在兩個標準中定義。IEEE P1596.3(1996年３月通過)，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協議中包交換時的編碼；ANSI/EIA/EIA-644(1995年11月通過)，主要定義了LVDS的電特性，並建議了655Mbps的最大速率和1.823Gbps的無失真媒質上的理論極限速率。在兩個標準中都指定了與物理媒質無關的特性，這意味著隻要媒質在指定的噪聲邊緣和歪斜容忍範圍內發送信號到接收器，接口都能正常工作。 LVDS具有許多優點：①終端適配容易；②功耗低；③具有fail-safe特性確保可靠性；④低成本；⑤高速傳送。這些特性使得LVDS在計算機、通信設備、消費電子等方麵得到了廣泛應用。
圖２給出了典型的LVDS接口，這是一種單工方式，必要時也可使用半雙工、多點配置方式，但一般在噪聲較小、距離較短的情況下才適用。每個點到點連接的差分對由一個驅動器、互連器和接收器組成。驅動器和接收器主要完成TTL信號和LVDS信號之間的轉換。互連器包含電纜、PCB上差分導線對以及匹配電阻。LVDS驅動器由一個驅動差分線對的電流源組成?通常電流為3.5mA)，LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω?的匹配電阻，並在接收器的輸入端產生大約350mA 的電壓。當驅動器翻轉時，它改變流經電阻的電流方向，因此產生有效的邏輯″1″和邏輯″0″狀態。低擺幅驅動信號實現了高速操作並減小了功率消耗，差分信號提供了適當噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個集成電路上集成多個接口驅動器和接收器。這提高了PCB板的效能，減少了成本。 不管使用的LVDS傳輸媒質是PCB線對還是電纜，都必須采取措施防止信號在媒質終端發生反射，同時減少電磁幹擾。LVDS要求使用一個與媒質相匹配的終端電阻（100±20Ω），該電阻終止了環流信號，應該將它盡可能靠近接收器輸入端放置。LVDS驅動器能以超過155.5Mbps的速度驅動雙絞線對，距離超過１０ｍ。對速度的實際限製是：①送到驅動器的TTL數據的速度；②媒質的帶寬性能。通常在驅動器側使用複用器、在接收器側使用解複用器來實現多個TTL信道和一個LVDS信道的複用轉換，以提高信號速率，降低功耗。並減少傳輸媒質和接口數，降低設備複雜性。 LVDS接收器可以承受至少±1V的驅動器與接收器之間的地的電壓變化。由於LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對於接收器的地是共模電壓。這個共模範圍是：+0.2V～+2.2V。建議接收器的輸入電壓範圍為：0V～+2.4V。 ２ LVDS係統的設計 LVDS係統的設計要求設計者應具備超高速單板設計的經驗並了解差分信號的理論。設計高速差分板並不很困難，下麵將簡要介紹一下各注意點。 2.1 PCB板 ? (A）至少使用４層PCB板（從頂層到底層）：LVDS信號層、地層、電源層、TTL信號層； （B）使TTL信號和LVDS信號相互隔離，否則TTL可能會耦合到LVDS線上，最好將TTL和LVDS信號放在由電源／地層隔離的不同層上； （C）使LVDS驅動器和接收器盡可能地靠近連接器的LVDS端； （D）使用分布式的多個電容來旁路LVDS設備，表麵貼電容靠近電源／地層管腳放置； （E）電源層和地層應使用粗線，不要使用50Ω布線規則； （F）保持PCB地線層返回路徑寬而短； （G）應該使用利用地層返回銅線（gu9ound return wire）的電纜連接兩個係統的地層； （H） 使用多過孔(至少兩個)連接到電源層(線)和地層(線)，表麵貼電容可以直接焊接到過孔焊盤以減少線頭。 2.2 板上導線 （A） 微波傳輸線（microstrip）和帶狀線（stripline）都有較好性能； （B） 微波傳輸線的優點：一般有更高的差分阻抗、不需要額外的過孔； （C） 帶狀線在信號間提供了更好的屏蔽。 2.3 差分線 （A）使用與傳輸媒質的差分阻抗和終端電阻相匹配的受控阻抗線，並且使差分線對離開集成芯片後立刻盡可能地相互靠近（距離小於１０ｍｍ），這樣能減少反射並能確保耦合到的噪聲為共模噪聲； （B）使差分線對的長度相互匹配以減少信號扭曲，防止引起信號間的相位差而導致電磁輻射； （C）不要僅僅依賴自動布線功能，而應仔細修改以實現差分阻抗匹配並實現差分線的隔離； （D）盡量減少過孔和其它會引起線路不連續性的因素； （E）避免將導致阻值不連續性的90°走線，使用圓弧或45°折線來代替； （F）在差分線對內，兩條線之間的距離應盡可能短，以保持接收器的共模抑製能力。在印製板上，兩條差分線之間的距離應盡可能保持一致，以避免差分阻抗的不連續性。 2.4 終端 （A）使用終端電阻實現對差分傳輸線的最大匹配，阻值一般在90～130Ω之間，係統也需要此終端電阻來產生正常工作的差分電壓； （B）最好使用精度１～2%的表麵貼電阻跨接在差分線上，必要時也可使用兩個阻值各為50Ω的電阻，並在中間通過一個電容接地，以濾去共模噪聲。 2.5 未使用的管腳 所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發送／驅動器輸入和控製／使能管腳接電源或地。 2.6 媒質（電纜和連接器）選擇 （A）使用受控阻抗媒質，差分阻抗約為100Ω，不會引入較大的阻抗不連續性； （B）僅就減少噪聲和提高信號質量而言，平衡電纜（如雙絞線對）通常比非平衡電纜好； （C）電纜長度小於0.5m時，大部分電纜都能有效工作，距離在0.5m～10m之間時,CAT 3(Categiory 3)雙絞線對電纜效果好、便宜並且容易買到，距離大於10m並且要求高速率時，建議使用CAT 5雙絞線對。 2.7 在噪聲環境中提高可靠性設計 LVDS 接收器在內部提供了可靠性線路，用以保護在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當驅動器三態或者接收器上的電纜沒有連接到驅動器上時，它並沒有提供在噪聲環境中的可靠性保證。在此情況下，電纜就變成了浮動的天線，如果電纜感應到的噪聲超過LVDS內部可靠性線路的容限時，接收器就會開關或振蕩。如果此種情況發生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來提高噪聲容限，如圖3所示。
圖中R1、R3是可選的外接電阻，用來提高噪聲容限，R2≈100Ω。
當然，如果使用內嵌在芯片中的LVDS收發器，由於一般都有控製收發器是否工作的機製，因而這種懸置不會影響係統。 ３ 應用實例 LVDS技術目前在高速係統中應用的非常廣泛，本文給出一個簡單的例子來看一下具體的連線方式。加拿大PMC公司的DSLAM（數字用戶線接入模塊）方案中，利用LVDS技術實現點對點的單板互聯，係統結構可擴展性非常好，實現了線卡上的高集成度，並且完全能夠滿足業務分散、控製集中帶來的大量業務數據和控製流通信的要求。
圖４描述了該係統線卡與線卡之間、線卡與背板之間的連線情形，使用的都是單工方式，所以需要兩對線來實現雙向通信。圖中示出了三種不同連接方式，從上到下分別為：存在對應連接芯片；跨機架時實現終端匹配；同層機框時實現終端匹配。在接收端串接一個變壓器可以減小幹擾並避免LVDS驅動器和接收器地電位差較大的影響。
這裡有PDF下載。
引用 自動化在線Autooo.net
Tags:
Video